Ingénieur en Infrastructures CAO et Plateformes de Test Collaboratives

RESPONSABILITÉS :

Mission principale : Dans le cadre du projet TOTEM (volet infrastructure du PEPR Phoenix, France 2030), l'ingénieur-e de recherche conduit la conception et l'implémentation physique de circuits intégrés complexes (SoC et chiplets) au sein du département Microélectronique du LIRMM. Il ou elle maîtrise le flot RTL-to-GDSII, met en œuvre les méthodes de conception en vue du test et prépare la validation sur silicium des démonstrateurs du projet.

PROFIL RECHERCHÉ :

Qualifications / Domaine de formation demandé :
Connaissances
- Conception numérique : langages HDL (VHDL, Verilog, SystemVerilog), microarchitecture.
- Flot RTL-to-GDSII complet et outils EDA associés : Cadence, Siemens, Synopsys.
- Technologies CMOS avancées, PDK, bibliothèques standard et contraintes de signoff (timing, puissance, intégrité du signal, DRC/LVS).
- Méthodes de DFT : scan, BIST, ATPG
- Intégration 3D et chiplets : interposeurs, interfaces die-to-die, standards d'interconnexion.
- Prototypage FPGA et émulation.
- Techniques de test et de caractérisation sur silicium.
Savoir-faire
- Conduire un flot de conception complet jusqu'au tape-out, dans le respect des contraintes PPA et des règles des fondeurs.
- Intégrer et qualifier des IPs tierces.
- Insérer et valider les structures de test, et générer les vecteurs associés.
- Automatiser les flots par scripts (Tcl, Python, Makefile) et versionner sous Git.
- Mener le bring-up et la caractérisation de prototypes silicium.
- Rédiger des spécifications, des documentations de flot et des livrables de projet.
- Lire et rédiger en anglais technique.
Remarque : certaines connaissances ou savoir-faire pourront être acquis ou perfectionnés par la mise en place de formations spécifiques durant le projet.
Savoir-être
- Rigueur et exigence de qualité, indispensables dans un contexte où une erreur de conception se paie par un tape-out perdu.
- Autonomie et capacité d'initiative.
- Goût du travail collaboratif en équipe de conception et en réseau national.
- Capacité à transmettre et à documenter.
- Capacité à s'inscrire dans la durée d'un projet de cinq ans.
Qualifications : Doctorat en microélectronique ou diplôme d'ingénieur en conception de circuits intégrés. Une expérience de tape-out en technologie CMOS avancée est fortement souhaitée.

Rejoindre l'université de Montpellier, c'est bénéficier de nombreux avantages dans une région qui offre un cadre de vie qualitatif.
Informations complémentaires :
Rémunération : de 2405€ à 3265€ bruts mensuels, dont 220€ d'indemnité mensuelle des agents contractuels (prime)
Prise de poste : Janvier
Type de contrat : CDD de catégorie A
Durée du contrat : 55 mois
Clôture des candidatures : 03/12/2026